# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-256106 (43)Date of publication of 21.09.2001

application:

(51)Int.Cl.

G06F 12/06

(21)Application

2000-069530

(71)Applicant: **FUJI XEROX CO LTD** 

number:

(22)Date of filing: 13.03.2000 (72)

KAWADA YUICHI

Inventor:


**TAKEUCHI KENJI** 

# (54) MEMORY ACCESS SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a memory access system for shortening access time even at the time of random access to a DRAM and performing acceleration.

SOLUTION: A write command generated in a command generation part 1 is held in an access command holding part 2. Corresponding to the bank address of an SDRAM 4 accessed in a command during execution in an access timing control part 3 and the bank addresses of the respective write commands held in the access command holding part 2, an access command control part 5 rearranges the write commands inside the access command holding part 2 so as to make the bank addresses of the continuous commands non-continuous. Also, one or plural write commands inside the access command holding part 2 are divided and rearranged as needed. Thus, bank precharging and bank activating processings are performed parallelly to the access of data and memory access is accelerated.



### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-256106 (P2001-256106A)

(43)公開日 平成13年9月21日(2001.9.21)

(51) Int.Cl.7

G06F 12/06

識別記号

550

FΙ

テーマコード(参考)

G06F 12/06

550A 5B060

# 審査請求 未請求 請求項の数2 OL (全 10 頁)

(21)出願番号

特願2000-69530(P2000-69530)

(22)出願日

平成12年3月13日(2000.3.13)

(71)出願人 000005496

富士ゼロックス株式会社

東京都港区赤坂二丁目17番22号

(72)発明者 河田 祐一

神奈川県海老名市本郷2274番地 富士ゼロ

ックス株式会社内

(72)発明者 竹内 健二

神奈川県海老名市本郷2274番地 富士ゼロ

ックス株式会社内

(74)代理人 100101948

弁理士 柳澤 正夫


Fターム(参考) 5B060 CA04 CD04

# (54) 【発明の名称】 メモリアクセスシステム

## (57)【要約】

【課題】 DRAMへのランダムアクセス時にもアクセス時間を短縮して高速化したメモリアクセスシステムを提供する。

【解決手段】 コマンド発生部1で発生したライトコマンドがアクセスコマンド保持部2に保持される。アクセスタイミング制御部3で実行中のコマンドにおいてアクセスしているSDRAM4のバンクアドレスと、アクセスコマンド保持部2に保持されている各ライトコマンドのバンクアドレスに従い、アクセスコマンド制御部5は、連続するコマンドのバンクアドレスが連続しないように、アクセスコマンド保持部2内のライトコマンド保持部2内の1ないし複数のライトコマンドを分割し、並べ替えを行う。これによって、バンクプリチャージ及びバンクアクティブの処理を、データのアクセスと並行して行い、メモリアクセスを高速化することができる



1

### 【特許請求の範囲】

【請求項1】 DRAMヘアクセスするためのアクセス コマンドを複数保持するアクセスコマンド保持手段と、 前記アクセスコマンド保持手段に保持されている複数の アクセスコマンドを現在処理をしているコマンドと次に 処理するコマンドが違うバンクアドレスをアクセスする ように前記アクセスコマンド保持手段内の前記アクセス コマンドを入れ替えるアクセスコマンド制御手段を備え たことを特徴とするメモリアクセスシステム。

【請求項2】 前記アクセスコマンド制御手段は、連続 するアクセスコマンドが別のバンクをアクセスするよう に前記アクセスコマンド保持手段に保持されている複数 のアクセスコマンドのうち一部または全部を複数のアク セスコマンドに分割することを特徴とする請求項1に記 載のメモリアクセスシステム。

### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、DRAMへアクセ スするためのメモリアクセスシステムに関するものであ り、特にメモリをランダムアクセスする際に用いて好適 20 なメモリアクセスシステムに関するものである。

#### [0002]

【従来の技術】まず一般的なDRAMアクセスについて 説明する。図6は、一般的なSDRAMの構成の模式図 である。ここではバンクアドレス0とバンクアドレス1 の2つのバンクから構成されており、各バンクにおいて はロウアドレスとカラムアドレスによってデータが特定 される。ここでは簡単のためにロウアドレス、カラムア ドレスとも0~7の値をとるものとして示している。ま た、バンクアドレス0, ロウアドレス0, カラムアドレ 30  $A O \sim 4 \text{ kt}$ 、データ「ABCDE」が格納されてい

【0003】図7は、一般的なSDRAMへのアクセス 時のタイミングチャートである。一例として、図6に示 すように、バンクアドレス0、ロウアドレス0、カラム アドレス0~4までに5つのデータ「ABCDE」を格 納する、1つのアクセスコマンドを処理する動作を示し ている。まず $\mathbf{0}$ のサイクルにおいて、アクセスするロウ 信号をアサートし、アドレス信号としてアクセスするバ ンクアドレスおよびロウアドレスを指定する。これによ 40 り、指定されたバンクをアクティブ状態にする。なお、 アドレス信号の表記は、左側の数字がバンクアドレスを 示しており、右側の数字がロウアドレスあるいはカラム アドレスを示している(以下の説明において同じであ る)。例えば $\mathbf{\Omega}$ のサイクルでは、アドレス信号として 「00」と表記しているが、これはバンクアドレス0、 ロウアドレス0を示している。

【0004】次に**②**のサイクルにおいて、アクセスする カラム信号およびライト信号をアサートし、アドレス信

レスを指定する。アドレス信号の表記は「00」である が、これはバンクアドレス0,カラムアドレス0を示し ている。さらに②のサイクルにおいて、書き込む最初の データ「A」をデータ信号にセットする。次のサイクル から順次、書き込むデータ「BCDE」をサイクル毎に 出力する。このようにして5つのデータ「ABCDE」 をSDRAMに書き込むことができる。

【0005】次に、連続した複数のアクセスコマンドを 処理する場合を説明する。アクセスコマンドが連続する 10 場合として、はじめのアクセスコマンドと次のアクセス コマンドが同一バンクアドレスかつ同一ロウアドレスの 場合、同一バンクアドレスであるが別のロウアドレスで ある場合、別のバンクアドレスの場合の3種類のコマン ド間処理が考えられる。

【0006】まず、はじめのアクセスコマンドと次のア クセスコマンドが同一バンクアドレスかつ同一ロウアド レスの場合のアクセスについて説明する。図8は、同一 バンクアドレスかつ同一ロウアドレスにデータが書き込 まれている場合の一例の説明図、図9は、同じくそのよ うな書込を行う場合のタイミングチャートである。図8 では、図6とSDRAMの構成は同じであるが、図6に 示すようにSDRAMのバンクアドレス0、ロウアドレ ス0、カラムアドレス0~4までに5つのデータ「AB CDE」を格納し、次に、バンクアドレスO、ロウアド レス 0、カラムアドレス 5~7までに3つのデータ「F GH」を格納した状態を示している。

【0007】このような5つのデータ「ABCDE」を 書き込むはじめのアクセスコマンドと、3つのデータ 「FGH」を書き込む次のアクセスコマンドを順に実行 する場合、まず図9に示す**①**のサイクルでアクセスする ロウ信号をアサートし、アドレス信号によりアクセスす るバンクアドレスおよびロウアドレスを指定する。これ により、指定したバンクをアクティブ状態にする。この 例では、バンクアドレス0,ロウアドレス0を指定して いる。次に2のサイクルにおいて、アクセスするカラム 信号およびライト信号をアサートし、アドレス信号とし てアクセスするバンクアドレスおよびカラムアドレスを 指定する。ここではバンクアドレス0、カラムアドレス 0を指定している。さらに、書き込む最初のデータ

「A」をデータ信号にセットする。次のサイクルから順 次、書き込むデータ「BCDE」をサイクル毎に出力す る。これにより、はじめのアクセスコマンドに基づく書 込動作を行うことができる。

【0008】次のアクセスコマンドでは、はじめのアク セスコマンドとバンクアドレス及びロウアドレスが同じ であるため、●のサイクルに対応するバンクアドレス及 びローアドレスの指定は行わない。はじめのアクセスコ マンドにおける最後のデータ「E」を書き込んだ次のサ イクル30において、次のアクセスコマンドにおいてアク 号としてアクセスするバンクアドレスおよびカラムアド 50 セスするカラム信号およびライト信号をアサートし、ア

ドレス信号としてアクセスするバンクアドレスおよびカラムアドレスを指定する。この場合、バンクアドレス 0,カラムアドレス5が指定される。さらに、書き込む最初のデータ「F」をデータ信号にセットする。次のサイクルから順次、書き込むデータ「GH」をサイクル毎に出力することにより、2つ目のアクセスコマンドに基づく書込動作を行うことができる。

【0009】このように、連続するアクセスコマンドが同一バンクアドレスかつ同一ロウアドレスの場合には、2つのアクセスコマンドは連続してデータの書込が可能 10であることが分かる。

【0010】次に、はじめのアクセスコマンドと次のアクセスコマンドが同一バンクアドレスかつ別のロウアドレスをアクセスする場合について説明する。図10は、同一バンクアドレスかつ別のロウアドレスにデータが書き込まれている場合の一例の説明図、図11は、同じくそのような書込を行う場合のタイミングチャートである。図10では、図6とSDRAMの構成は同じであるが、図6に示すようにSDRAMの構成は同じであるが、図6に示すようにSDRAMのがンクアドレス0、ロウアドレス0、カラムアドレス0~4までに5つのデータ「ABCDE」を格納し、次に、バンクアドレス0、ロウアドレス1、カラムアドレス5~7までに3つのデータ「FGH」を格納した状態を示している。

【0011】このような5つのデータ「ABCDE」を 書き込むはじめのアクセスコマンドと、3つのデータ 「FGH」を書き込む次のアクセスコマンドを順に実行 する場合、まず図11に示す $\mathbf{0}$ のサイクルでアクセスす るロウ信号をアサートし、アドレス信号によりアクセス するバンクアドレスおよびロウアドレスを指定する。こ れにより、指定したバンクをアクティブ状態にする。こ の例では、バンクアドレス0、ロウアドレス0を指定し ている。次に**②**のサイクルにおいて、アクセスするカラ ム信号およびライト信号をアサートし、アドレス信号と してアクセスするバンクアドレスおよびカラムアドレス を指定する。ここではバンクアドレス〇、カラムアドレ ス0を指定している。さらに、書き込む最初のデータ 「A」をデータ信号にセットする。次のサイクルから順 次、書き込むデータ「BCDE」をサイクル毎に出力す る。これにより、はじめのアクセスコマンドに基づく書

【0012】ここで、次のアクセスコマンドはロウアドレスが異なるので、はじめのアクセスコマンドによって最後のデータ「E」を書き込んだ次のサイクルので、ロウ信号とライト信号をアサートし、アドレス信号としてバンクアドレスを0に設定して、現在アクティブであるバンク0のプリチャージを行う。

込動作を行うことができる。

【0013】次のアクセスコマンドを実行するために、 ④のタイミングでアクセスするロウ信号をアサートし、 アドレス信号としてアクセスするバンクアドレスおよび ロウアドレスを指定する。これにより、バンクをアクテ 50 ィブ状態にする。この例では、バンクアドレス 0, ロウアドレス 1を指定している。次に⑤のサイクルにおいて、アクセスするカラム信号およびライト信号をアサートし、アドレス信号としてアクセスするバンクアドレスおよびカラムアドレスを指定する。ここではバンクアドレス 0, カラムアドレス 5を指定している。さらに、書き込む最初のデータ「F」をデータ信号にセットする。次のサイクルから順次、書き込むデータ「GH」をサイクル毎に出力する。これにより、2番目のアクセスコマンドによる書込動作を行うことができる。

【0014】このように、連続するアクセスコマンドが同一バンクアドレスかつ別のロウアドレスをアクセスする場合には、2つのアクセスコマンド間にプリチャージ、及びバンクアクティブの動作を挿入しなければならない。そのために、例えば図11に示す例では実際に書込を行うアクセスの間に、4サイクルの時間がかかることが分かる。

【0015】最後に、はじめのアクセスコマンドと次のアクセスコマンドが別のバンクアドレスをアクセスする場合について説明する。図12は、別のバンクアドレスにデータが書き込まれている場合の一例の説明図、図13は、同じくそのような書込を行う場合のタイミングチャートである。図12では、図6とSDRAMの構成は同じであるが、図6に示すようにSDRAMのバンクアドレス0、ロウアドレス0、カラムアドレス0~4までに5つのデータ「ABCDE」を格納し、また、バンクアドレス1、ロウアドレス1、カラムアドレス5~7までに3つのデータ「FGH」を格納した状態を示している。

30 【0016】このような5つのデータ「ABCDE」を 書き込むはじめのアクセスコマンドと、3つのデータ 「FGH」を書き込む次のアクセスコマンドを順に実行 する場合、まず図13に示すののサイクルでアクセスす るロウ信号をアサートし、アドレス信号によりアクセス するバンクアドレスおよびロウアドレスを指定する。こ れにより、指定したバンクをアクティブ状態にする。こ の例では、バンクアドレス0,ロウアドレス0を指定し ている。次に20のサイクルにおいて、アクセスするカラ ム信号およびライト信号をアサートし、アドレス信号と してアクセスするバンクアドレスおよびカラムアドレス を指定する。ここではバンクアドレス0,カラムアドレ ス0を指定している。さらに、書き込む最初のデータ 「A」をデータ信号にセットする。次のサイクルから順 次、書き込むデータ「BCDE」をサイクル毎に出力す る。これにより、はじめのアクセスコマンドに基づく書 込動作を行うことができる。

【0017】次のアクセスコマンドでは、アクセスするバンクが異なるので、事前に例えば3のサイクルなどで、アクセスするロウ信号をアサートし、アドレス信号によりアクセスするバンクアドレスおよびロウアドレス

10

5

を指定し、指定したバンクをアクティブ状態にしておく ことができる。この例では、バンクアドレス1, ロウア ドレス1を指定し、バンク0へのデータの書込中にバン ク1をアクティブ状態にしている。

【0018】事前にバンクアドレス1、ロウアドレス1をアクティブにしているため、はじめのアクセスコマンドによる書込動作が終了したらすぐに、②のサイクルにおいて、アクセスするカラム信号およびライト信号をアサートし、アドレス信号としてアクセスするバンクアドレスおよびカラムアドレスを指定することができる。ここではバンクアドレス1、カラムアドレス5を指定している。さらに、書き込む最初のデータ「F」をデータ信号にセットする。次のサイクルから順次、書き込むデータ「GH」をサイクル毎に出力する。これにより、2番目のアクセスコマンドに基づく書込動作を行うことができる。

【0019】さらに、バンクアドレス0のプリチャージは、バンクアドレス1への書込動作中に行うことができる。例えばののサイクルで、ロウ信号とライト信号をアサートし、アドレス信号としてバンクアドレスを0に設定することによって、バンク0のプリチャージを行うことができる。

【0020】このように、連続するアクセスコマンドが別のバンクアドレスをアクセスする場合にも、2つのアクセスコマンドは連続して書込動作を行うことが可能であることが分かる。

【0021】上述のような動作を利用した従来技術として、例えば特開平10-162131号公報や、特開平10-11356号公報に記載されている技術がある。特開平10-162131号公報に記載されている技術では、DRAMのアクセスを同一バンクアドレスかつ同一ロウアドレスまたは別バンクアドレスのアクセスコマンドが続くように、画像データを格納する領域を予め確保しておく。これによって、上述のような連続したアクセスが多くなるようにし、DRAMアクセスを高速化している。

【0022】しかしながら、例えばプリンタの中間言語をラスターイメージに展開するような場合、描画されるイメージの座標は中間言語によりページ内のどこに移動するか分からず、DRAMへのアクセスはランダムアクセスになる。このような場合には、上述のようにメモリの割り付けを予め決めていたのでは効率が悪くなってしまうという問題がある。

【0023】また特開平10-11356号公報に記載されている技術では、現在処理しているアクセスコマンドと同一バンク、同一ロウアドレスのアクセスコマンドが存在する場合、優先的にそのコマンドを次に処理するコマンドとして順序を入れ替えるものである。これにより、同一バンクアドレスかつ同一ロウアドレスによるアクセスが実現でき、コマンド間を空けずにアクセスする50

ことができる。

【0024】しかしこの技術の場合にも、上述のようにメモリアクセスのランダム性が大きい場合、コマンドバッファ内に同一バンクアドレスかつ同一ロウアドレスのアクセスコマンドが存在する可能性が少なく、アクセス効率が悪かった。

6

### [0025]

【発明が解決しようとする課題】本発明は、上述した事情に鑑みてなされたもので、DRAMへのランダムアクセス時にもアクセス時間を短縮して高速化したメモリアクセスシステムを提供することを目的とするものである。

## [0026]

【課題を解決するための手段】本発明は、アクセスコマンドを受け取ってDRAMへのアクセスを行うメモリアクセスシステムであって、複数のアクセスコマンドについて、現在処理をしているコマンドと次に処理するコマンドが違うバンクアドレスをアクセスするようにアクセスコマンドの順序を入れ替え、入れ替えた順序でDRAMへのアクセスを行うものである。上述のように、違うバンクアドレスへのアクセスは連続して行うことができるので、このような入れ替えを行うことによって、連続アクセスが可能になる。しかも、ランダムアクセスが発生する状況では、バンクアドレスが異なるアクセスが発生する状況では、バンクアドレスが異なるアクセスが発生する状況では、バンクアドレスが異なるアクセスが発生する状況では、バンクアドレスが異なるアクセスは関の短縮を図ることができる。また、データの格納領域を予め確保しておく等の制限は不要であり、メモリを効率よく利用することが可能である。

【0027】さらに本発明では、連続するアクセスコマンドが別のバンクをアクセスするように、複数のアクセスコマンドのうち一部または全部を複数のアクセスコマンドに分割してもよい。例えば違うバンクアドレスをアクセスするアクセスコマンドが少ない場合でも、少ないバンクアドレスをアクセスする1ないし複数のアクセスコマンドについて分割する。これによって、アクセスが少なかったバンクアドレスに対するアクセスコマンドを増加させることができる。そのため、隣接するアクセスコマンド間で異なるバンクアドレスをアクセスするように入れ替えを行って連続アクセスを行うことができる可能性が増加し、さらなるアクセス時間の短縮が可能になる。

### [0028]

【発明の実施の形態】図1は、本発明のメモリアクセスシステムの実施の一形態を示すブロック図である。図中、1はコマンド発生部、2はアクセスコマンド保持部、3はアクセスタイミング制御部、4はSDRAM、5はアクセスコマンド制御部、6はデータ出力制御部、11~14はコマンドバッファ、15~17はセレクタである。この例においては、コマンド発生部1の側からライトコマンドを発行してデータをSDRAM4に格納

し、そのデータを、データ出力制御部6からのリードコ マンドにより読み出して出力する構成例を示している。 【0029】コマンド発生部1は、この例ではSDRA M4に対するライトコマンドを発生する。図2は、ライ トコマンドのデータ構造の一例の説明図である。ライト コマンドは、例えば図2に示すように、ライトアクセス 開始アドレス(バンクアドレス、ロウアドレス、カラム アドレス)、ライトデータ、ライトバースト数(転送デ ータ量) などで構成されている。なお、このコマンド発 生部1を設けず、例えば図2に示したようなライトコマ ンドが外部から入力されるように構成してもよい。

【0030】アクセスコマンド保持部2は、コマンド発 生部1で発生した複数のライトコマンドを保持する。こ の例では、アクセスコマンド保持部2内には4つのコマ ンドバッファ11~14を有しており、コマンド発生部 1から発生したライトコマンドは、コマンドバッファ1 1,12,13の順に空きがあるか否かを判断して、空 いているコマンドバッファに転送される。コマンドバッ ファ11に格納されているライトコマンドは、次にアク セスタイミング制御部3に送られる。また、コマンドバ ッファ14は、アクセスコマンド制御部でライトコマン ドを分割してライトコマンドが増加する場合に利用され る。コマンドバッファ11~13の入力側にはそれぞれ セレクタ15~17が設けられており、前段のコマンド バッファ12~14が保持しているライトコマンド、コ マンド発生部1からのライトコマンド、アクセスコマン ド制御部5からのライトコマンドのいずれかを選択す る。もちろん、アクセスコマンド保持部2はこのような 構成に限られるものではなく、複数のライトコマンドを 順序付けして保持できればよい。もちろん、保持するコ マンド数も任意である。

【0031】アクセスタイミング制御部3は、SDRA M4の状態を管理しながら、アクセスコマンド保持部2 からのライト要求、データ出力制御部6からのリード要 求を受け取り、SDRAM4へのアクセスを実行する。 【0032】アクセスコマンド制御部5は、アクセスコ

マンド保持部2に保持されているライトコマンドを、現 在アクセスタイミング制御部3でアクセス処理中のライ トコマンドと、次に処理するライトコマンドが違うバン クアドレスをアクセスするように、アクセスコマンド保 40 持部2内のライトコマンドを入れ替える。また、入れ替 えに際して、必要があればライトコマンドの分割を行 い、分割したライトコマンドを用いて連続するライトコ マンドが違うバンクアドレスをアクセスするように入れ 替えを行う。

【0033】図3は、アクセスコマンド制御部における 分割、順次入れ替え制御処理の一例を示すフローチャー トである。なお、図3の説明及び以下の説明において、 コマンドバッファ11に格納されているライトコマンド をA、コマンドバッファ12に格納されているライトコ 50

マンドをB、コマンドバッファ13に格納されているラ イトコマンドをCとして示している。また、図3におい ては、現在処理中のコマンドを「現在」と称している。 【0034】まずS21において、現在、アクセスタイ ミング制御部3で処理中のコマンドのアドレスと、コマ ンドバッファ11に格納されているライトコマンド (A) のアドレスを比較する。比較の結果、同一バンク アドレスかつ別のロウアドレスでなければ、アクセスが 遅くなることはない。すなわち、同一バンクアドレスか つ同一ロウアドレスであれば、図8、図9で説明したよ うに連続したアクセスが可能である。また、異なるバン クアドレスであれば、図12、図13で説明したよう に、この場合も連続したアクセスが可能である。そのた め、S22において、アクセスコマンド制御部5による 分割及び順序の入れ替えは行わない。

【0035】 S21における比較結果が、同一バンクア ドレスかつ別のロウアドレスである場合には、図10. 図11で説明したように、アクセスが遅くなる。この場 合には、 S 2 3 において、コマンドバッファ 1 2 に格納 されているライトコマンド (B) またはコマンドバッフ ア13に格納されているライトコマンド(C)のいずれ かに、現在、アクセスタイミング制御部3にて処理中の コマンドのアドレスと別のバンクアドレスのものが存在 するか否かを判断する。判断の結果、別のバンクアドレ スのものが存在しなければ、すべて同一バンクアドレス のため、次のライトコマンドとして別のバンクアドレス のものを選択することはできない。この場合には、S2 4において、例えば同一バンクアドレスかつ同一ロウア ドレスのライトコマンドが存在すれば、そのライトコマ ンドを続けて実行するように順序を入れ替えるとよい。 同一バンクアドレスかつ同一ロウアドレスのライトコマ ンドがなければ、そのままの順序で実行することにな

【0036】 S23における比較の結果、別バンクアド レスのライトコマンドが存在する場合には、さらにS2 5において、コマンドバッファ12及びコマンドバッフ ア13に格納されているライトコマンド(B)及び (C)の両方が、現在、アクセスタイミング制御部3に て処理中のコマンドのアドレスと別のバンクアドレスで あるか否かを判断する。判断の結果、コマンドバッファ 12及びコマンドバッファ13に格納されているライト

コマンド(B)及び(C)の両方が、現在、アクセスタ イミング制御部3にて処理中のコマンドのアドレスと別 のバンクアドレスである場合には、S26において、ア クセスコマンド制御部5でコマンド順序の入れ替えを行 う。この場合には、コマンドバッファ11に格納されて いるライトコマンド(A)と、コマンドバッファ12に 格納されているライトコマンド(B)とを入れ替える。 これによって、現在処理中のコマンドのバンクアドレス と新たにコマンドバッファ11に格納されたライトコマ

ンド(B)のバンクアドレスが異なる。また、新たにコ マンドバッファ11に格納されたライトコマンド(B) と、新たにコマンドバッファ12に格納されたライトコ マンド(A)のバンクアドレスも異なる。さらに、新た にコマンドバッファ12に格納されたライトコマンド (A) と、コマンドバッファ13に格納されたライトコ マンド(C)のバンクアドレスも異なる。このように、 ライトコマンドの入れ替えを行うことによって、連続す るライトコマンドのバンクアドレスを異ならせることが でき、アクセスを高速化することができる。

【0037】 S25の判断で、コマンドバッファ12及 びコマンドバッファ13に格納されているライトコマン ド(B)及び(C)の両方が、現在、アクセスタイミン グ制御部3にて処理中のコマンドのアドレスと別のバン クアドレスであると判断されなかった場合には、S27 の判断を行う。この場合には、コマンドバッファ12に 格納されているライトコマンド (B) あるいはコマンド バッファ13に格納されているライトコマンド(C)の いずれか一方のみが、現在、アクセスタイミング制御部 3にて処理中のコマンドのアドレスと別のバンクアドレ 20 スである。 S 2 7 において、コマンドバッファ 1 2 に格 納されているライトコマンド(B)が、現在、アクセス タイミング制御部3にて処理中のコマンドのアドレスと 別のバンクアドレスであるか否かを判定する。

【0038】 S27でコマンドバッファ12に格納され ているライトコマンド(B)が、現在、アクセスタイミ ング制御部3にて処理中のコマンドのアドレスと別のバ ンクアドレスであると判断された場合、さらにS28に おいて、コマンドバッファ11に格納されているライト コマンド(A)と、コマンドバッファ13に格納されて いるライトコマンド(C)とが同一バンクアドレスかつ 同一ロウアドレスであるか否かを判定する。コマンドバ ッファ12に格納されているライトコマンド(B)が、 アクセスタイミング制御部3にて現在処理中のコマンド のアドレスと別のバンクアドレスである場合、単純には コマンドバッファ11とコマンドバッファ12内のライ トコマンド (A), (B) を入れ替えればよい。しか し、入れ替えた後に、コマンドバッファ13内のライト コマンド(C)と同一バンクアドレスになってしまう場 合が発生する。S28ではこのような場合を判定してい 40 る。

【0039】 S28でコマンドバッファ11に格納され ているライトコマンド(A)と、コマンドバッファ13 に格納されているライトコマンド(C)とが同一バンク アドレスかつ同一ロウアドレスであると判定された場 合、S29において、アクセスコマンド制御部5でコマ ンド順序の入れ替えを行う。この場合には、コマンドバ ッファ11に格納されているライトコマンド(A)と、 コマンドバッファ12に格納されているライトコマンド

マンドのバンクアドレスと新たにコマンドバッファ11 に格納されたライトコマンド(B)のバンクアドレスが 異なる。また、新たにコマンドバッファ11に格納され たライトコマンド(B)と、新たにコマンドバッファ1 2に格納されたライトコマンド(A)のバンクアドレス も異なる。さらに、新たにコマンドバッファ12に格納 されたライトコマンド(A)と、コマンドバッファ13 に格納されたライトコマンド(C)とは、同一バンクア ドレスかつ同一ロウアドレスである。このように、ライ 10 トコマンドの入れ替えを行うことによって、連続するラ イトコマンドのバンクアドレスを異ならせ、あるいは同 一バンクアドレスかつ同一ロウアドレスのライトコマン ドを連続させることができるので、アクセスを高速化す ることができる。

【0040】 S28でコマンドバッファ11に格納され **ているライトコマンド(A)と、コマンドバッファ13** に格納されているライトコマンド(C)とが同一バンク アドレスかつ同一ロウアドレスでなかった場合、コマン ドバッファ 1 1 に格納されているライトコマンド (A) とコマンドバッファ12に格納されているライトコマン ド(B)を入れ替えると、新たなコマンドバッファ12 内のライトコマンド(A)とコマンドバッファ13に格 納されているライトコマンド(C)とが同一バンクアド レスかつ別のロウアドレスとなってしまう。そのため、 S30において、コマンドバッファ12に格納されてい るライトコマンド(B)を分割し、コマンド順序の入れ 替えを行う。ここでは、分割したライトコマンドを B'、B"として示している。

【0041】図4は、コマンド分割の一例の説明図であ る。具体例として、図4(A)に示すライトコマンドで は、バンクアドレス0, ロウアドレス0, カラムアドレ ス5から、バースト数20のデータをSDRAM4に書 き込む例を示している。このようなライトコマンドを、 例えばバースト数が10ずつの2つのライトコマンドに 分割することができる。すなわち、図4(B)に示すよ うに、バンクアドレス0, ロウアドレス0, カラムアド レス5から、バースト数10のデータを書き込むライト コマンドと、図4(C)に示すように、バンクアドレス 0, ロウアドレス0, カラムアドレス15から、バース ト数10のデータを書き込むライトコマンドに分割する ことができる。もちろん、分割の際に、バースト数をい くつに分割するかは任意であるが、望ましくは、バンク プリチャージ及びバンクアクティブのためのサイクル数 を考慮して分割するとよい。

【0042】 S30におけるコマンド順序の入れ替え は、分割したライトコマンドの一方(ここではB')を コマンドバッファ11へ、コマンドバッファ11に格納 されていたライトコマンド(A)をコマンドバッファ1 2へ、分割したライトコマンドの他方(ここではB") (B) とを入れ替える。これによって、現在処理中のコ 50 をコマンドバッファ13へ、コマンドバッファ13に格

納されていたライトコマンド (C) をコマンドバッファ 14へ、それぞれ格納することによって行う。これによって、コマンド順序は B', A, B", Cの順となる。このようなコマンドの分割及び順序の入れ替えによって、コマンド間はすべて別のバンクアドレスとなり、アクセスを高速化することができる。

【0043】 S27でコマンドバッファ12に格納され ているライトコマンド(B)が、現在、アクセスタイミ ング制御部3にて処理中のコマンドのアドレスと同一バ ンクアドレスであると判断された場合、コマンドバッフ 10 ァ13に格納されているライトコマンド(C)が、現 在、アクセスタイミング制御部3にて処理中のコマンド のアドレスと別のバンクアドレスである。この場合に は、現在処理中のコマンド、コマンドバッファ11に格 納されているライトコマンド(A)、コマンドバッファ 12に格納されているライトコマンド(B)は、同一の バンクアドレスである。そのため、別のバンクアドレス をアクセスするコマンドバッファ13に格納されている ライトコマンド(C)をコマンドバッファ11あるいは コマンドバッファ12に格納されるように順序を入れ替 えても、いずれかの連続するコマンド間で同一バンクア ドレスとなってしまう。

【0044】連続するコマンドが同一バンクアドレスで あっても、同一ロウアドレスであればよいので、 S 3 1 において、コマンドバッファ11に格納されているライ トコマンド(A)と、コマンドバッファ12に格納され ているライトコマンド(B)とが同一バンクアドレスか つ同一ロウアドレスであるか否かを判定する。コマンド バッファ11に格納されているライトコマンド (A) と、コマンドバッファ12に格納されているライトコマ 30 ンド(B)とが同一バンクアドレスかつ同一ロウアドレ スである場合、S32において、この2つのライトコマ ンドの順序を保ったまま、コマンドの順序の入れ替えを 行う。すなわち、コマンドバッファ13に格納されてい るライトコマンド(C)をコマンドバッファ11へ、コ マンドバッファ11に格納されていたライトコマンド (A) をコマンドバッファ12へ、コマンドバッファ1 2に格納されているライトコマンド(B)をコマンドバ ッファ13へ、それぞれ格納させる。このようにして、 現在処理中のコマンドのバンクアドレスと新たにコマン 40 ドバッファ11に格納されたライトコマンド(C)のバ ンクアドレスが異なる。また、新たにコマンドバッファ 11に格納されたライトコマンド(C)と、新たにコマ ンドバッファ12に格納されたライトコマンド(A)の バンクアドレスも異なる。さらに、新たにコマンドバッ ファ12に格納されたライトコマンド(A)と、コマン ドバッファ13に格納されたライトコマンド(B)と は、同一バンクアドレスかつ同一ロウアドレスである。 このように、ライトコマンドの入れ替えを行うことによ って、連続するライトコマンドのバンクアドレスを異な 50

らせ、あるいは同一バンクアドレスかつ同一ロウアドレスのライトコマンドを連続させることができるので、アクセスを高速化することができる。

12

【0045】 S31でコマンドバッファ11に格納され ているライトコマンド(A)と、コマンドバッファ12 に格納されているライトコマンド(B)とが同一バンク アドレスかつ同一ロウアドレスでなかった場合、現在処 理中のコマンド、コマンドバッファ11に格納されてい るライトコマンド(A)、コマンドバッファ12に格納 されているライトコマンド (B) は、同一バンクアドレ スでかつ別々のロウアドレスをアクセスするものであ り、アクセスの効率が悪い。このような場合には、S3 3において、バンクアドレスが異なるコマンドバッファ 13内のライトコマンド(C)を分割し、コマンド順序 の入れ替えを行う。ここでは、分割したライトコマンド をC'、C"として示している。このライトコマンドの 分割は、上述の図4に示した具体例と同様にして行えば よい。コマンド順序の入れ替えは、分割したライトコマ ンドの一方(ここでは C')をコマンドバッファ 1 1 へ、コマンドバッファ11に格納されていたライトコマ ンド(A)をコマンドバッファ12へ、分割したライト コマンドの他方(ここではC") をコマンドバッファ1 3へ、コマンドバッファ12に格納されていたライトコ マンド(B)をコマンドバッファ14へ、それぞれ格納 することによって行う。これによって、コマンド順序は C', A, C", Bの順となる。このようなコマンドの 分割及び順序の入れ替えによって、コマンド間はすべて 別のバンクアドレスとなり、アクセスを高速化すること ができる。

【0046】図5は、本発明のメモリアクセスシステムの実施の一形態における動作の具体例の説明図である。図5(b)に本発明のメモリアクセスシステムの実施の一形態を用いた場合の動作の具体例を示し、比較例として、図5(a)には従来のメモリアクセス時の動作を示している。なお、図中の横軸は、処理に要する時間を表す時間軸であり、縦線で区分して各サイクルを示している。また、図中の上部及び下部に、それぞれのタイミングで実行されているライトコマンドを示している。さらに、図中の斜線でハッチングを施して示したサイクルは、バンクアクティブのためのサイクルであり、クロスハッチングを施して示したサイクルはバンクプリチャージを行うためのサイクルを示している。

【0047】この具体例では、図中の上下に示すライトコマンドを処理する場合について説明する。ここで、ライトコマンド(N)は現在処理中のライトコマンドを示しており、バンクアドレス0、ロウアドレス0、カラムアドレス0からバースト数10でデータNを書き込むコマンドである。ライトコマンド(A)はバンクアドレス0、ロウアドレス1、カラムアドレス0からバースト数10でデータAを書き込むライトコマンドである。同様

に、ライトコマンド(B)はバンクアドレス0、ロウアドレス2、カラムアドレス0からバースト数10でデータBを書き込むコマンド、ライトコマンド(C)はバンクアドレス1、ロウアドレス0、カラムアドレス0からバースト数10でデータCを書き込むコマンドである。また、後述するように、ライトコマンド(C')及びライトコマンド(C')は、本発明によりライトコマンド(C)を分割したものである。

【0048】まず、従来のメモリアクセス時の動作について説明する。ライトコマンド(N)とライトコマンド 10 (A)は、同一バンクアドレス、別ロウアドレスのため、連続して実行させるには実際のライトアクセス以外に両者のアクセス間でバンクプリチャージ、バンクアクティブのために計4サイクルかかる。これは、図10、図11で説明したとおりである。ライトコマンド(A)とライトコマンド(B)についても、同様な理由でライトアクセス以外にバンクプリチャージ、バンクアクティブのために計4サイクルが必要である。ライトコマンド(B)とライトコマンド(C)は、バンクアドレスが異なるため、バンクプリチャージ、バンクアクティブの処なるため、バンクプリチャージ、バンクアクティブの処理はライトコマンド(B)の実行中に行うことができ、この2つのライトコマンドについては連続してデータの書込を行うことができる。

【0049】これに対して本発明のメモリアクセスシス テムでは、図3に示したフローチャートに従ってライト コマンド(A)~(C)を処理する場合、S33におけ る処理が行われる。すなわち、ライトコマンド(C)を ライトコマンド(C')とライトコマンド(C")の2 つに分割し、分割した2つのライトコマンドをライトコ マンド(N)とライトコマンド(A)の間、及び、ライ トコマンド(A) とライトコマンド(B) の間に挿入す るように順序を入れ替える。これによって、ライトコマ ンドは図中の下部に示すように、 $(N) \rightarrow (C') \rightarrow$  $(A) \rightarrow (C") \rightarrow (B)$  のように並べ替えられる。バ ンクアドレスを参照して分かるように、このような順に 並べ替えたライトコマンドは、バンクアドレスが連続し ない。そのため、図5(b)に示すように、バンクプリ チャージ及びバンクアクティブを、実際の書込動作と並 行して行うことができ、従ってデータの書込動作を連続 して行うことができる。そのため、メモリアクセスを高 40 速化することができる。図5に示した例では、図5

- (a) に示す従来のアクセス方法では50サイクルかかっているが、本発明のメモリアクセスシステムでは図5
- (b) に示すように 4 2 サイクルで処理が終了している。

【0050】以上、本発明のメモリアクセスシステムの 実施の一形態について説明した。本発明はこの実施の一 形態に限られるものではなく、種々の変形が可能であ る。例えば、上述のようにアクセスコマンド保持部2に 保持するコマンド数は3つ(あるいは4つ)に限られる 50 ものではなく、さらに多くのコマンドを保持可能に構成してもよい。多くのコマンドを保持することができれば、別のバンクをアクセスするコマンドが存在する確率が高くなり、並べ替えや必要に応じて分割を行うことによって、さらにアクセスの高速化を実現することができる。また、その場合には1つのコマンドを必要に応じて3分割以上したり、複数のコマンドについて分割してもよい。

14

【0051】また、図1に示した例では、コマンド発生部1の側からライトコマンドを発行してデータをSDRAM4に格納し、そのデータを、データ出力制御部6からのリードコマンドにより読み出して出力する構成例を示しているが、本発明はこれに限られるものではない。ライトコマンドによる書込動作だけでなく、リードコマンドによる読出動作も含めて、同様に並べ替えや必要に応じて分割を行い、アクセスを高速化することができる。

### [0052]

【発明の効果】以上の説明から明らかなように、本発明によれば、違うバンクアドレスへのアクセスを行うアクセスコマンドが連続するように、必要に応じてアクセスコマンドを分割し、アクセスコマンドの並び替えを行って、DRAMへのアクセスを行う。これによって、DRAMへのアクセスを高速化してアクセス時間を短縮することができるという効果がある。特に、例えばランダムアクセスが発生する場合には、違うバンクアドレスへのアクセスを行うアクセスコマンドが発生する確率が高く、そのような用途に対しては高い効果を得ることができる。

## 0 【図面の簡単な説明】

【図1】 本発明のメモリアクセスシステムの実施の一 形態を示すブロック図である。

【図2】 ライトコマンドのデータ構造の一例の説明図である。

【図3】 アクセスコマンド制御部における分割、順次 入れ替え制御処理の一例を示すフローチャートである。

【図4】 コマンド分割の一例の説明図である。

【図5】 本発明のメモリアクセスシステムの実施の一 形態における動作の具体例の説明図である。

【図6】 一般的なSDRAMの構成の模式図である。

【図7】 一般的なSDRAMへのアクセス時のタイミングチャートである。

【図8】 同一バンクアドレスかつ同一ロウアドレスに データが書き込まれている場合の一例の説明図である。

【図9】 同一バンクアドレスかつ同一ロウアドレスにデータの書込を行う場合のタイミングチャートである。

【図10】 同一バンクアドレスかつ別のロウアドレス にデータが書き込まれている場合の一例の説明図である。

【図11】 同一バンクアドレスかつ別のロウアドレス

にデータの書込を行う場合のタイミングチャートである。

15

【図12】 別のバンクアドレスにデータが書き込まれている場合の一例の説明図である。


【図13】 別のバンクアドレスにデータの書込を行う場合のタイミングチャートである。

# \*【符号の説明】


1…コマンド発生部、2…アクセスコマンド保持部、3 …アクセスタイミング制御部、4…SDRAM、5…アクセスコマンド制御部、6…データ出力制御部、11~ 14…コマンドバッファ、15~17…セレクタ。

16


【図1】




【図2】



【図4】



【図3】



【図5】

